[이론] What about Capacitor Works? 캐패시터에 여러 상황 적용 사례

내용 최신 update 자료 링크

https://blog.naver.com/parkppjjmm/221768278544

 

 

 

--------------------------------------------------------------------------------------------------------

 

 

 

[문제의 발단]

: 노란색 부분의 cap에는 stable 상태가 되면 voltage source와 같은 voltage가 걸리기 때문에 open 상태가 되며, current가 더이상 흐르지 않게 되고, initial 때는 voltage가 0에서 finial 때는 voltage가 voltage source만큼 걸리게 된다. 그래서 open 상태가 되어야 하며, 저항에 해당 voltage가 걸려야 되하지만, scope 결과를 보면 0v가 걸리는 것을 볼 수 있다.

 

 

[참고문헌]

 

1. 왜 cpacitor는 stable 상태에서 open 될까?

https://electronics.stackexchange.com/questions/844/what-are-the-behaviors-of-capacitors-and-inductors-at-time-t-0

What are the behaviors of capacitors and inductors at time t=0?

 

As time continues and the charge accumulates, the capacitors voltage rises and it's current consumption drops until the capacitor voltage and the applied voltage are equal and no current flows into the capacitor (open circuit)

= capacitor는 stable 상태가 되면 회로의 voltage source와 같은 전압이 capacitor에 걸리기 때문에 전류가 흐를 수 없는 open상태가 된다.

 

2. cpacitor가 registor와 병렬연결된 회로는 어떻게 작동할까?

https://www.allaboutcircuits.com/textbook/alternating-current/chpt-4/parallel-resistor-capacitor-circuits/

Parallel Resistor-Capacitor Circuits | Reactance And Impedance -- Capacitive | Electronics Textbook

 

3. 회로에 DC current source와 capacitor와 registor 순으로 주어진 회로를 simulink 하면 capacitor는 short가 된 거처럼 행동할까?

(문제 해결 중)

3-1) 저항 직렬, 커패스터 병렬로 연결 되어야 open
그런데, 회로에서 커패스터 직렬로 연결 되어있으면 그냥 초기 상태처럼 short되어 있지 않을까??
두번째 커패스터는 병렬로 되어있으니 stable 상태에는 해당 voltage와 같은 전압이 걸리니 open되는 것이라고 생각된다.
그래서 이와 같은 전류의 흐름이 나온 것이고, 해당 circuit은 kcl이 성립하지 않아 eq.과 올바르지 않다고 판단된다.

 

4. low pass filter와 high pass filter는 주파수와 관련 있는가? ==> yes!!

https://www.robomart.com/blog/rc-filter-circuits-introduction/

RC Filter Circuits - An Introduction - Robomart Blog

 

5. cpacitor는 DC source를 circuit에 주었을 때 어떻게 작동하는가?

https://binaryupdates.com/how-capacitor-works-with-dc/

How Capacitor Works with DC - BINARYUPDATES

 

[질문] 

 

1. RC 회로 (직렬)로 만들어서 stable에 open이 성립되는지 한번 test 해보자. 첫번째 cap의 경우 simulink 결과 short 상태로 작동된다. 왜? 문제 발단의 실마리가 여기에서 풀릴거 같다.

: 위의 결과를 보면 RC회로에서 cap이 직렬로 연결된 부분은 current가 short된 거 처럼 일정하게 4A로 흐른다.

원래라면, 아래의 파란색과 같이 시간이 지날 수록 cap의 voltage가 voltage source와 같아져 open 상태가 되어 current가 흐르지 않아야되며, voltage는 voltage source와 같은 값을 가져야 된다. 이를 open 상태라고 한다.

하지만, 첫번째 cap은 그러한 현상을 보이지 않는데 왜 이럴까?

 

 

[결론]

 

1. 잘못된 회로이면, simulink test시 error 발생->KCL이 성립하지 않는 회로기 때문에

잘못된 회로이면, simulink test시 error 발생->KCL이 성립하지 않는 회로기 때문에